# (54) SEMICONDUCTOR MANUFACTURING DEVICE

(11) 4-98839 (A)

(43) 31.3.1992 (19) JP


(21) Appl. No. 2-216132 (22) 16.8.1990

(71) NEC KYUSHU LTD (72) TAKASHI OKUMURA

(51) Int. Cl<sup>5</sup>. H01L21/52

PURPOSE: To cure the brazing metal of a lead frame without being affected by heat to inner leads even in the lead frame made using a material, which is easily subjected to the effect of heat by a method wherein the island parts only of the lead frame are heated.

CONSTITUTION: A lead frame 3 with semiconductor devices 2 die bonded thereon is transferred on a transfer rail 4 and island parts 6 of the lead frame are respectively stopped on transfer rail hole parts 5 provided at the same pitch. The island parts 6 only of the lead frame are heated with high-temperature nitrogen blown off from high-temperature nitrogen blow-off nozzles 7 through the hole parts 5 and a brazing metal, on which the elements 2 are die bonded, is cured. At that time, a duct 1 for hot gas exhaust is provided over the upper parts of the devices 2 for preventing inner lead parts 8 from being affected by heat.



# (54) PLASTIC PACKAGED IC

(11) 4-98840 (A)

(43) 31.3.1992 (19) JP


(21) Appl. No. 2-215734 (22) 17.8.1990

(71) KAWASAKI STEEL CORP (72) KENJI HAMAGISHI

(51) Int: Cl5. H01L21/60

PURPOSE: To reduce the thickness of a plastic packaged IC and the weight of the package IC as well as to maintain the reliability of the packaged IC by a method wherein the side end part of the wiring terminal of a wiring between the wiring terminal of an IC chip and the pin terminal of a lead frame is formed substantially in parallel to the surface of the IC chip.

CONSTITUTION: A bonding wire 3 is led out from a wiring pad 2 of an IC chip 1 in parallel to the surface of the chip 1 and is bonded on an inner lead 7. A die pad 6 is horizontally held for leading out the wire 3 in parallel to the surface of the chip 1, a bonding head is made to approach the pad 2 form above, a bond part of the pad 2 is pressed by a bonder in the direction perpendicular to the bonding head and after being bonded on the pad 2, the gold bonding wire 3 is bonded on the lead 7 while the bonding head is lifted upward.



### (54) SEMICONDUCTOR DEVICE

(11) 4-98841 (A)

(43) 31.3.1992 (19) JP


(21) Appl. No. 2-216635 (22) 17.8.1990

(71) IWATSU ELECTRIC CO LTD (72) MITSUHARU TAKEMURA(1)

(51) Int. Cl<sup>5</sup>. H01L21/60,H01L21/76

PURPOSE: To suppress the spreading components in the lateral direction of P-N junction capacitance between buried layers and first semiconductor layers and to lessen the capacitance between an electrode pad and the rear of a semiconductor substance by a method wherein dielectric which are extended from the buried layers to the first semiconductor layers in the longitudinal direction are provided in such a way that the buried and first semiconductor layers in the vicinity of the arrangement region of the electrode pad are respectively isolated from the buried and first semiconductor layers on the peripheries of the buried and first semiconductor layers in the vicinity of the region where pads are provided.

CONSTITUTION: A resist 16 and parts, which are located in openings 17, of a silicon oxide film 14 are removed, an etching, which penetrates an N-type silicon epitaxial layer 13 and a buried layer 12 and reaches a P-type silicon semiconductor-layer-11, is performed and trenches 18 are formed. Then, polysilicon films 20 which are dielectrics are deposited in such a way that the trenches 18 are completely filled and after that, the polysilicon films 20 are etched to the position of the firstly formed film 14 and the surfaces of the polysilicon films 20 are made flat. Moreover, a field oxidation is performed to make thick the film 14 and a circuit element is formed. After that, an electrode pad 21 for wire bonding use is formed on the film 14. Thereby, the capacitance between the pad 21 and the rear of a semiconductor substrate can be lessened.



### 19日本国特許庁(JP)

⑩ 特 許 出 願 公 開

# ® 公開特許公報(A) 平4-98841

®Int.Cl. 5

識別記号

广内整理番号

匈公開 平成 4年(1992) 3月31日

H 01 L 21/60 21/76 3 0 1 P

6918-4M 9169-4M

審査請求 未請求 請求項の数 2 (全5頁)

◎発明の名称 半導体装置

②特 願 平2-216635

②出 願 平2(1990)8月17日

⑩発 明 者 竹 村

光 治

東京都杉並区久我山1丁目7番41号 岩崎通信機株式会社

内

**@発明者 木村** 

英二

東京都杉並区久我山1丁目7番41号 岩崎通信機株式会社

内

勿出 願 人 岩崎通信機株式会社

東京都杉並区久我山1丁目7番41号

個代 理 人 弁理士 佐藤 正美

明報音

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- (1)第1の半導体層、埋め込み層、及び第2の 半導体層を経方向にこの順に有する半導体基板 と、この半導体基板の前記第2半導体層上に設 けられた電極パッドとを備えた半導体装置にお

前記電極バッドの配設領域付近の前記埋め込み層及び前記第1半導体層と、その周囲の前記埋め込み層及び前記第1半導体層とを分離するように、少なくとも前記埋め込み層から前記第1半導体層へ縦方向に延びる誘電体を具備することを特徴とする半導体装置。

- (2) 前記誘電体の機方向の断面形状が、前記電極パッドの外縁と実質的に同一であることを特徴とする請求項(1) 記載の半導体装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

この発明は、電極パッドを有する半導体装置に関する。

#### 【従来の技術】

第3図は、従来の集積回路用半導体装置の一例を示す。この例の半導体装置の半導体基板30は、第1の半導体層31、低抵抗の埋め込み層 32及び第2の半導体層33を下から上にこの順に有する。第2半導体層33の上には絶縁膜34を介して電極パッド35が設けられる。電極パッド35が設けられる。電極パッド35は、ワイヤボンディング等によって外部接続34にめのボンディングパッドであって、絶縁膜34に形成されている。

# 【発明が解決しようとする課題】

ところで、第3図の半導体装置の電極パッド3 5と半導体基板30の裏面との間には、必然的に容量Cが存在する。この容量Cは、半導体装置の高周波性能に悪影響を与える。例えば、第3図に

 ために、横方向への広がり成分がかなり大きくなると考えられる。

この発明は、第1の半導体層、埋め込み層、及び第2の半導体層を縦方向にこの順に有する半導体基板の第2半導体層上に設けられた電極パッドとを備えた半導体装置において、埋め込み層と第1半導体層との間のpn接っては強力向への拡がり成分を抑えて、電域すること半導体基板裏面との間の容量を小さくすることを目的とする。

#### 【課題を解決するための手段】

上記目的を達成するために、この発明による半導体装置は、電極パッドの配設領域付近の埋め込み層及び第1半導体層と、その周囲の埋め込み層及び第1半導体層とを分離するように、少なくとも埋め込み層から第1半導体層へ縦方向に延びる 誘電体を具備する。

上記誘電体の横方向の断面形状を、電極パッド の外縁と実質的に同一とするのが好ましい。

#### 【作用】

上述のように構成されたこの発明による半導体装置においては、埋め込み層と第1半導体層との間のpn接合容量が誘電体によって囲まれた部分の容量に限定されるので、pn接合容量を小さくできる。したがって、入力信号の高周波成分が電極パッドと半導体基板裏面との間の容量を介して他に与える影響が小さくなる。

また、誘電体の機方向の断面形状を電極パッドの外縁と実質的に同一にすると、埋め込み層と第 1 半導体層との間の p n 接合容量を最小にすることができる。

#### 【実施例】

第1図は、この発明の半導体装置の一実施例を 製造する方法の一例を示す。

この例では、半導体基板10として、第1半導体層を成す p 型シリコン半導体層11、例えばアンチモン拡散層からなる低抵抗の埋め込み層12、

及び第2半導体層を成すn型シリコンエピタキシャル層13を縦方向にこの順に有する半導体基板を用いる。

そして、先ず、第1図Aに示すように、この半 導体基板10のn型シリコンエピタキシャル層1 3の全表面を薄く酸化して絶縁膜を成すシリコン 酸化膜14を形成し、しかる後、シリコン酸化膜 14上にNSG(ノンドーブドシリケートガラス) 膜15をデポジットする。

次に、第1図Bに示すように、レジスト16をマスクとして、電極パッド形成予定部分の外線を2.5 m幅でNSG膜15をエッチングで除去して開口17を形成し、しかる後、第1図Cに示すように、レジスト16及び開口17の部分のシリコン酸化膜14を除去する。

次に、第1図Dに示すように、NSG膜15をマスクとして、n型シリコンエピタキシャル層13及び埋め込み層12を貫通してp型シリコン半導体層11に達するエッチングを行い、トレンチ18を形成する。

# 特開平4-98841(3)

次に、第1 図 E に示すように、前にマスクとして使用した N S G 膜 1 5 をエッチングで除去した後、トレンチ 1 8 の底部にポロンをイオン注入してストッパ領域 1 9 を形成し、しかる後、トレンチ 1 8 の側壁を薄く酸化して、シリコン酸化膜 1 4 を形成する。

次に、第1図下に示すように、トレンチ18が 完全に埋め込まれるように、誘電体であるポリン 成したシリコンな他膜14の位置までポリリコンは ルレンチ18で囲まれて、p型シリコン半導体層 (第1半導体層)11、埋め込み層12、及所 型シリコンエピタキシャル層13と誘電体分離される。

次に、第1図Gに示すように、フィールド酸化 を行なってシリコン酸化膜14を厚くした回路素 子(図示せず)を作り、しかる後、シリコン酸化 膜14上にワイヤボンディング用の電極パッド2 ・1 を形成する。この電極パッド21は、回路業子 用の配線導体(図示せず)よりも幅広(大面積) に形成される。

第2図Aは、第3図に示された従来の半導体装置を示し、また、第2図Bは第1図に示された 従来の 半導体 た方法によって 製造されたこの発明の 半導体 装置 図 B は 電極 パッド 2 1 の内側 1 0 0 畑に分離 明の半導体 は 置の 実施例を示す ( ポリシリコン 2 0 ) を形成したこの発明の 半導体 接置の 実施例を でいた 2 図 D は 電極 パッド 2 1 の外側 1 0 0 畑に分離 用誘電体 ( ポリシリカン 2 0 ) を形成した この発明の 半導体 接置 の 実施 付 を示す。これらの 図に示された 電極 パッドは、いずれも 1 辺が 5 0 0 畑の正方形である。

次に示す第1表は、第2図A及至Dに示された 半導体装置の電極パッドと半導体基板裏面との間 の容量の測定値と、第2図Aの従来例に対する第 2図B、C及びDのこの発明の各実施例の容量の

減少率とを示す。

〔第1表〕

-	第 2 図 A	第 2 図 B	第 2 図 C	第 2 図 D
容量測定 値 [pF]	8.17	5.74	7.28	6.70
第2図A に対する 減少率%	0	30	11	1 8

この第1表に示されているように、第2図B、 C及びDの、この発明の各実施例は、電極パッド と半導体基板裏面との間の容量を、第2図Aの従 来例に対して、それぞれ30%、11%及び18 %減少させることができる。したがって、これらの実施例によれば、電極パッド21と半導体基板 10の裏面との相互干渉を小さくでき、高周波特 性を向上させることができる。 最も好ましいのは、分離用誘電体を構成するポリシリコン20を電極パッド21の外線に沿うように形成した、換言すればポリシリコン20の機方向の断面形状を電極パッド21の外線と実質的に同一にした第2図Bの実施例であり、この実施例が容量を最も減少させることができる。

なお、上記実施例においては、第1及び第2半導体層11及び13をそれぞれり型シリコン半導体層及びn型シリコンエピタキシャル層としたが、シリコン以外の例えばゲルマニウム等の半導体であってもよい。

また、上述の実施例では、絶縁膜 1 4 としてシ リコン酸化物を使用したが、他の絶縁物も使用で き、絶縁物を多層構造にしてもよい。

また、上述の実施例では、分離用誘電体 2 0 と してポリシリコンを使用したが、他の誘電体も使 用できる。

さらに、上述の実施例では、分離用誘電体 2 0 が内側と外側の第 1 半導体層 1 1 及び埋め込み層 1 2 だけではなく第 2 半導体層 1 3 をも分離して

# 特開平4-98841 (4)

いるが、内側と外側の第1半導体層11及び埋め 込み層12を分離すれば十分である。

ただし、第1図及び第2図の実施例のように、第2半導体層13も分離するようにすれば、トレンチの形成が容易であり、半導体装置の製造が簡単になる。

# 【発明の効果】

以上の説明から明らかなように、この発明によれば、埋め込み層と第1半導体層との間のpn接合容量の横方向の広がりを限定できるので、電極パッドと半導体基板裏面との間の容量を小さくでき、入力信号の高周波成分が前記容量を介して他に与える影響を小さくでき、また、入力信号の劣化を抑制できる。

#### 4. 図面の簡単な説明

第1図は、この発明による半導体装置の一実施例を製造する方法の各工程を示す断面図、第2図は、従来の半導体装置の一例及びこの発明の各実験例の半導体装置の断面図を示す図、第3図は、

従来の半導体装置の一例を示す断面図である。

10:半導体基板

11:第1半導体層 (p型シリコン半導体層)

12:埋め込み層

13:第2半導体層 (n型シリコンエピタキシ

+ ル層)


14:艳緑膜


18:トレンチ

20:誘電体(ポリシリコン)

21:電極パッド

代理人 弁理士 佐 藤 正 美





本発明の半導体装置の製法 第 1 図

10:半導体基板

11:第1半導体層(p型シリコン半導体層)

12:埋め込み層

13:第2半導体層(ロ型シリコンエピタキシャル層)


14:紀縁膜(シリコン酸化膜)


18:トレンチ


20:誘電体(ポリシリコン).


21:电径パッド

# 特開平4-98841(5)










各实施例断面図 第 2 図



從 采 例 第 3 図